60 特許出願公告

#### 銦(B2) 69特 許 公

昭62-36575

Mint, Cl.4 9/38 11/28 G 06 F

識別記号 3 8 0 3 2 0

庁内整理番号 C-7361-5B 7343-5B 200公告 昭和62年(1987)8月7日

(全 5 質) 発明の数 I

命令先読み装置 の発明の名称

> 顯 昭55-76489 印特

第 昭57-3143 多公

昭55(1980)6月5日 多出 頣

432257(1982)1月8日

沢 @発 明 西 者

貞 次 純 嫤

門真市大字門真1006番地 松下電器產業株式会社內

小 澤 眀 者 の発

門真市大字門頁1006番地

門真市大字門真1006番地 松下電器產業株式会社內

松下電器產業株式会社 の出 類 人

紐 男 四代 理 人 弁理士 中尾

外1名

宮 · 千 久 査 官 審

1

# 砂特許請求の範囲

1 中央処理装置が特定のアドレスに格納された 命令コードを実行した時に、それまでの一連の実 行フローを中断するような上記特定のアドレスを 格納する1個以上のブレークアドレスレジスタ 5 と、アドレスパスに出力するアドレスの値と、上 記プレークアドレスレジスタの内容とを比較し、 一致しているか否かの信号を出力する比較回路 と、命令読み出し機構が命令コードを取込む際 た体の信号線から上記比較回路の出力であるIビ ットのブレークアドレス一致信号も同時に取込 み、命令が中央処理装置によって実行されるまで 両者が順番に行列を作つて格納される1篇が(n ーとを有し、上記中央処理装置の実行した命令が 分岐命令のような実行フローに変化を生じさせる 命令以外の場合、先読み命令キユーの先頭の1語 のうち命令コードであるnピツトを命令レジスタ 報を利用して上記中央処理装置の実行を中断する か否かの制御を行なうことを特徴とする命令先読 み装置。

### 発明の詳細な説明

動作と命令の実行とを並列化することにより、実 質的な命令実行速度を高めることを目的とした命 令先読み方式に関するものである。

第1図ュに示すような命令コード群がメモリ装 置に格納されている場合、これらを最も基本的な 電子計算機装置が実行すると第1図 b のように命 令の読み出しと命令の実行が直列的に行なわれ る。ここで命令先読み機構を第1図にのように設 け、これを同図 d に示すように演算処理機構とは 独立に動作させれば実質的な命令実行速度の向上 が可能となる。

次に通常の命令先読み機構を有する計算機装置 に、nビット命令コードの入力信号線とは独立し 10 の構成を第2 図に示す。インストテラクションカ ウンタ (IC) 1には現在実行中の命令が記憶さ れているメモリ装置のアドレスが配憶され、その 合会コードは命会レジスク(IR) 6 に記憶さ れ、このIR 6の出力信号はデコードされ中央処 +1) ピットからなる1語以上の先競み命令キュ 15 理装置 (CPU) 内の各制御ブロックを割御して いる。一方プリフエツチアドレスカウンタ (PFC) 2はIC1の示すアドレスの先のアドレス を指し、データバス (DB) に転送空き時間が生 じた時にアドレス出力回路3を介してPFC2の に移し、残り1ビットのブレークアドレス一致情 20 内容が命令フェッチ信号 (FC) に同期して出力 される。メモリ装置はこれに反応してPFC2の 内容をアドレスとする命令コードをデータバス (DB) に出力し、この情報はデータ入出力回路 4 を介して先説み命令キュー5の最後尾に記憶さ 本発明は命令コードをメモリ裝置から読み出す 25 れ、PFC 2 の値が+ 1 される。すなわち 1 回の 命令先院み動作を完了する。この命令先読み動作 は先読み命令キユー5が命令コードで満たされる まで続けられるが、一方CPUが1命令コードを

実行するごとに、先読み命令キュー5の先頭の命 会コードがIR6に移され、同時にIC1の値が+ 1 される。またCPUが分岐命令を実行した場合 は分岐先のアドレスがIC1、PFC2にロードさ クリアされる。CPUがCPU内のレジスタとメモ リ装置とのデータ転送命令を実行した場合、転送 を行なうべきメモリ装置のアドレスを示すアドレ スレジスタ7の内容がアドレス出力回路3を介し て出力され、データはデータ入出力回路を介して 10 データレジスタ8とメモリ装置との間で転送が行 われる。

ところで電子式計算機装置においてプログラム の開発にあたつて、プログラムデバッグする上で 次のような機能を具備することが必要である。す 15 なわち利用者が設定したある特定のアドレスの命 令コードが実行されたことを検知してそれまでの CPUの一連の実行助作を中断させる機能であ り、これはプレーク動作と呼ばれる。実際には して割込み処理プログラムを実行させたりする。

この機能を命令先読み機構を有しない電子計算 機装置に対して実現した例を第3回に示す。第2 図に示したこれを有する電子計算機装置に比べて PFC2、先説み命令キュー5が存在しない。ブ レーク動作を起こしたいアドレス(プレークアド レス) をブレークアドレスレジスタ (BAR) 9 に記憶させ、アドレス比較回路 1 0はBAR 9の 力されるアドレスの内容を比較し、一致した時に ブレークアドレス検出信号S1をCPUに出力す

次に命令先読み機構を有する電子計算機装置に いて説明する。命令先読み根構を有する電子計算 機装置では、命令コードをメモリ装置にアクセス するタイミングとその命令コードが実行されるタ ィミングには相互関係がなく、またある命令コー ドが説まれても、その命令コードが実行されると 40 ロックを制御する。一方、一致信号に対応する1 は限らない。すなわちメモリ装置側でどの命令コ ードが実行されているかがわからない。そこでブ レークアドレスレジスタ (BAR) 9, アドレス 比較回路10はCPU内部に設けられ、アドレス

比較回路 1 0 はBAR 9 とIC 1 の間の一致関係を 調べ、一致した時にのみブレークアドレス検出信 号S1を出力する。しかしこの方法において次の ような欠点が存在する。

- れると共に先読み命令キュー5内の命令コードは 5 (1) 半導体の高集積化技術を利用してCPUを 1 チップ化しようとした場合、プログラムデバツ グ時しか有効利用しない(すなわちターゲット マシンでは利用しない)BAR9。アドレス比 校回路 1 0をCPUチップ内部に設けなければ ならず、集積度の限界から他の機能をけずらな ければならないことも生じ、CPUの性能低下 につながる。
  - (2) ブレークアドレスは場合によつては複数個所 設定したいようなこともあるが、外部付加して もCPU内部のブレークアドレスレジスタ (BAR) の個数以上は不可能である。

本発明は以上の欠点を除去することを目的とし たものであり、その実施例とともに説明する。第 5 図において第2図~第4図に示したブロックに CPUを停止させるか、CPUに割込み信号を発生 20 対応するものには同符号を付している。50は先 説み命令キュー、60は命令レジスタである。

次にこの実施例の動作について説明する。プレ - ク動作に関する以外の動作は第2図に対する説 明と全く同様であるため、ここではプレーク動作 命令先說み機構を有しない電子計算機装置では 25 についてのみ述べる。アドレス比較回路10は BAR 9 の内容と命令フェッチ信号 (FC) に同期 して出力されるアドレスの内容を比較し、一致し た場合に先読み命令キュー50に対して一致信号 を出力する。先読み命令キュー50にはメモリ装 内容と、命令フェッチ信号 (FC) に同期して出 30 置から読み出された命令コード n ビットと共にこ の一致信号1ビットがとり込まれ、キューの最後 尾に記憶される。以後この一致信号は命令コード の一部として先読み命令キュー50内に存在し、 命令の実行が進むに従いシフトし、最終的には命 このブレーク動作を実現する従来例を第4図を用 35 令レジスタ60に移される。もちろん分岐命令が 実行された時はこの一致信号も含めて先読み命令 キュー50はクリアされる。命令レジスタ60の 命令コードに対応するnビットについては通常の 命令コードとしてデコードしCPU内の各制御ブ ビットの信号はブレークアドレス検出信号として それまでの一連の実行動作を中断するための制御 に用いられる。

FI

以上に説明したように本発明によれば、ブレー

10 である。

クアドレスレジスタ, アドレス比較回路は命令先 読み機構を有しない電子計算機装置と全く同様に メモリ装置側に設けることができ、プレークアド レスの箇所も外部の回路量に比例した数に増加す ることができる。また本発明によつてCPU内部 5 置にブレークアドレス検出機能を具備した装置の に新たに必要なハードウェア量はブレーク機能の ないものに比べ、先読み命令キューの語数をすと すると(g+1)ピットの記憶装置だけでよく、 CPU全体の集積度にはほとんど影響しない特徴 がある。

# 図面の簡単な説明


第1図a, b, c, dは命令先読み機構を有し


ない電子計算機装置とこれを有する電子計算機装 置の動作フローの相違を説明する図、第2図は命 令先読み機構を有する電子計算機装置の構成図、 第3回は命令先読み機構を有しない電子計算機装


構成図、第4図は命令先読み機構を有する電子計 算機装置にブレークアドレス検出機能を具備した 装置の構成図、第5図は本発明の一実施例による 命令先院み方式を用いた電子計算機装置の構成図

9 ----- ブレークアドレスレジスタ、10 -----ア ドレス比較回路、50 -----先読み命令キユー。


第1図









第2図




第3図



第4図



第5図



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-036575

(43)Date of publication of application: 17.02.1987

(51)IntCI.

G01R 31/28

(21)Application number: 60-177213

(71)Applicant : NEC CORP

(22)Date of filing:

12.08.1985


(72)Inventor: SATO SHINICHI

# (54) TRANSITION ANALYSIS MODEL SYSTEM

# (57) Abstract:

PURPOSE: To achieve more accurate transition analysis of a logical circuit to by analyzed, by providing an input waveform generation circuit in front of the logical circuit being analyzed to bring the waveform to be applied to the input terminal of the logical circuit closer to reality.

CONSTITUTION: In this transition analysis model system, the input terminal 5 to a logical circuit 1 to be analyzed is connected to the output terminal 4 of an input waveform generation circuit 2 having a freely variable resistance 6 and capacitance 7. When a voltage waveform is inputted into the input terminal 3 of the input waveform generation circuit 2, it is propagated as signal and can be inputted into the input terminal 5 of the logical circuit 1 being analyzed in voltage waveform closer to reality.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office